삼성전자, 2029년 1.4나노 양산 목표 공개…TSMC·인텔과 초미세 공정 경쟁 가속

삼성전자가 차세대 반도체 미세 공정의 구체적인 일정을 시장에 제시했다. 서울 서초사옥에서 1일 열린 ‘SAFE 포럼 2026’ 기조연설에서 신종신 파운드리사업부 디자인플랫폼 개발실 부사장은 1.4나노 공정을 2029년부터 본격 양산하겠다는 계획을 밝혔다. 이 공정의 개선 버전인 SF1.4플러스는 2030년 선보일 예정이다.

이 같은 움직임은 경쟁사들과의 속도 대결에서 뒤처지지 않겠다는 의지로 읽힌다. 대만 TSMC는 2028년 1.4나노 공정(A14) 양산을 목표로 하고 있으며, 2029년에는 1나노 이하 반도체 시험 생산까지 추진 중이다. 미국 인텔도 14A 공정을 2028년 리스크 생산 단계를 거쳐 2029년 본격 양산할 채비를 갖췄다. 세 회사 모두 2028~2029년을 1.4나노 경쟁의 분수령으로 보고 있는 셈이다.

2나노 라인업 구체화… DTCO가 성능 개선의 키

삼성전자는 이날 2나노 공정 로드맵도 함께 공개했다. 기본 모델인 SF2를 시작으로 SF2P, SF2P플러스, SF2X로 이어지는 성능 개선 버전을 단계별로 준비 중이다. 특히 SF2P플러스는 2027~2028년 양산을 목표로 개발되고 있으며, 이후 AI와 고성능컴퓨팅(HPC) 시장을 겨냥한 SF2X로 확장할 방침이다.

신 부사장은 SF2에서 SF2P로 전환할 때 전력 소모가 26% 줄고 주파수 성능이 15% 향상됐다고 전했다. 특히 주목할 점은 이 같은 개선 효과의 절반 이상이 DTCO(설계·공정 통합 최적화)에서 나왔다는 사실이다. 그는 “미세공정으로 갈수록 DTCO의 중요성이 더욱 커질 것”이라고 강조했다. 기존 설계자산을 유지하면서도 공정 효율을 높이는 이 전략이 삼성전자의 파운드리 경쟁력에 얼마나 기여할지 업계의 관심이 쏠리고 있다.

HBM4와 4나노 공정… AI 고객사 확보 전략

삼성전자는 메모리와 파운드리의 결합을 통해 AI 반도체 시장에서 차별화를 꾀하고 있다. 6세대 고대역폭메모리(HBM4)의 베이스다이를 자사 4나노 공정(SF4X)으로 개발 중이며, 초당 10Gbps 신호 검증을 완료했다. 최대 11.7Gbps까지 안정적으로 구동할 수 있는 기술적 여유도 이미 확보한 상태다.

신 부사장은 엔비디아의 차세대 GPU ‘루빈’이 다이당 약 128MB의 SRAM을 탑재한 것과 비교해, 삼성 4나노 공정으로 만든 최신 LPU(언어처리프로세서)는 500MB 이상의 SRAM을 집적했다고 밝혔다. 이는 곧바로 성능 차이로 이어질 수 있는 대목이다. 현장에서는 삼성전자가 엔비디아의 AI 추론용 칩 ‘그록 3’을 4나노로 양산하면서 해당 라인이 사실상 풀가동되고 있다는 얘기도 나왔다.

여기에 더해 삼성전자는 연내 가동 예정인 미국 텍사스주 테일러 공장에서 테슬라의 차세대 AI5·AI6 칩을 2나노 공정으로 생산할 계획이다. 이 같은 고객사 다변화 전략이 실제 수익성 개선으로 이어질지 주목된다.

시장 점유율 격차 여전… 흑자 전환 가능성은?

시장조사업체 카운터포인트리서치에 따르면 올해 1분기 ‘파운드리 2.0’ 시장에서 TSMC의 점유율은 38%로 압도적 1위를 기록했고, 삼성전자는 4%에 머물렀다. ‘파운드리 2.0’은 순수 파운드리뿐 아니라 비메모리 종합반도체기업(IDM), 외주반도체조립·테스트(OSAT) 기업, 포토마스크 공급업체를 모두 포함하는 확장된 개념이다.

그러나 업계 일각에서는 AI 반도체 수요 폭증으로 첨단 공정과 패키징의 공급 부족이 장기화하면서, 삼성전자와 인텔이 반사이익을 얻을 수 있다는 분석도 제기된다. 실제로 애플이 TSMC의 생산 여력 부족을 고려해 일부 TPU 물량을 인텔 파운드리에 맡겼다는 소식이 전해졌다. 삼성전자도 내부적으로 2028년 흑자 전환 가능성을 점검한 바 있다.

1.4나노 경쟁은 단순한 기술 자랑을 넘어, 차세대 AI 반도체 시장의 승자와 패자를 가르는 핵심 변곡점이 될 전망이다.

#삼성전자 #파운드리 #1.4나노 #TSMC #AI반도체